报告称13代Raptor Lake-S处理器加大的L2缓存并未导致延迟增长
P 核缓存与内存延迟（图自：Chips and Cheese）
据悉，12 代 Alder Lake-S 为“Golden Cove”高性能大核（P-Core）配备了 1.25 MB 的 L2 缓存，而 13 代中的八个“Raptor Cove”提升到了 2MB（+60%）。
另一方面，集群中四个 Gracemont 小核（E-Core）之间共享 L2 缓存，也从 2MB 翻番到了 4MB 。
较大的缓存对性能有直接影响，因为有更多数据可以贴近 CPU 内核，以减少其对系统主内存（RAM）的“绕远路”存取操作。
但是通常情况下，更大的高速缓存不仅需要占据更大的芯片面积、晶体管数量、以及功耗 / 发热，还会对延迟造成一定的拖累。
P 核缓存与内存带宽
即使 L2 高速缓存已较 L3 Cache 快了一个数量级，而 L3 又较系统 DRAM 快得多，Chips and Cheese 还是深入调查了以往 Intel 客户端处理器的 L2 缓存延迟变化。
总体上来看，随着 L2 缓存大小的增长、延迟也会迎来代际增加，上一代的 Alder Lake CPU 亦是如此。
E 核缓存与内存延迟
有趣的是，这种趋势在 13 代 Raptor Lake 上得到了有效的抑制。报告指出，Skylake（Comet Lake）处理器内核的四路关联 256KB 专用 L2 缓存的延迟为 12 个周期。
到 Sunny Cove 和 Cypress Cove 的时候，其延迟随着 L2 增长到 512KB 而增加到了 13 个周期。
E 核缓存与内存带宽
Willow Cove / Golden Cove（即 11 代 Tiger Lake / 12 代 Alder Lake）延续了这一趋势，两者分别使用 20 / 10 路关联缓存，其延迟从 13 个周期增加到了 14 个周期。
最后，即将推出的 13 代 Raptor Lake 为 P 核配备了 2MB 的 16路关联 L2 缓存，但其延迟被控制在了 15 个周期以内。
这意味着 Raptor Lake 或大幅修改了性能管理与缓存设计，以达成如此惊艳的延迟控制目标 —— 即便它采用了与 Alder Lake 相同的 10nm 增强型 SuperFin（Intel 7）工艺节点制造。
